- 目錄
-
第1篇設計驗證工程師崗位職責 第2篇ic設計驗證工程師崗位職責
第1篇 設計驗證工程師崗位職責
epb算法設計與驗證工程師 上海匯眾 上海匯眾汽車制造有限公司,上海匯眾,匯眾 招 聘 崗位: epb算法設計與驗證工程師
工 作 地點: 上海市浦東南路1493號
數(shù) 量: 2人
學 歷 要求: 碩士及以上學歷
專 業(yè) 要求: 車輛工程、控制工程或相關專業(yè)
英 語 能力: 英語cet6以上
經(jīng) 歷 要求: 有3年以上底盤電控產(chǎn)品開發(fā)經(jīng)歷
性 別 要求: 不限
年 齡 要求: 不限
經(jīng) 驗 要求: 3年以上底盤電控產(chǎn)品的控制算法的設計驗證經(jīng)驗
其 他 要求: 熱愛這個行業(yè)、勤學肯干,具有團隊協(xié)作精神
工作職責:
1)根據(jù)電子駐車系統(tǒng)(epb)算法代碼進行控制算法驗證工作;
2)利用相關的工具,如tessy,qac,polyspace等進行軟件單元測試;
3)編寫算法軟件單元測試用例;
4)撰寫控制算法軟件驗證相關的報告和文檔;
5)熟悉軟件釋放流程,管控軟件發(fā)布質量。
優(yōu)先經(jīng)驗和技能:
1)精通控制理論;具有汽車系統(tǒng)動力學、制動系統(tǒng)等專業(yè)知識;
2)具有開發(fā)電子制動系統(tǒng)項目的經(jīng)歷者優(yōu)先,包括epb、abs、tcs、esp等;
3)熟練使用matlab/simulink等建模工具; 熟練使用tessy,qac,polyspace等測試軟件;熟悉c語言;
4)熟悉misra c規(guī)則;
5)有歐美外資、合資企業(yè)的工作經(jīng)歷者優(yōu)先。
第2篇 ic設計驗證工程師崗位職責
ic設計驗證工程師 西安紫光國芯半導體有限公司 西安紫光國芯半導體有限公司,華芯半導體,西安紫光國芯,西安紫光國芯半導體有限公司,紫光國芯 以下招聘職位均為公司設計服務部門的工程師職位,為上海大型國際ic公司以及國內頂端ic公司提供on-site設計服務。
西安紫光國芯的設計服務部門能夠提供高端設計服務,具備從設計規(guī)格到芯片流片完整流程的設計經(jīng)驗,包括:設計實現(xiàn)、功能驗證、綜合和dft、物理實現(xiàn)、時序和物理檢查、流片。公司在過去幾年中成功為客戶完成了十幾款soc在65nm/40nm/28nm/14nm工藝上的soc芯片設計和流片,幫助客戶低成本的、高效的實現(xiàn)產(chǎn)品化,是目前國內最大的設計服務外包服務商,所服務的客戶均為國際知名大型芯片設計公司以及國內頂端芯片設計公司,具備一流的技術及設計環(huán)境以及良好的文化氛圍,我們的員工在客戶端承擔核心技術板塊,使其可以快速穩(wěn)定成長。
我們各個業(yè)務板塊均提供先進的設計開發(fā)環(huán)境,良好的企業(yè)文化以及人文關懷,優(yōu)厚的薪酬待遇,完善的休假體系,全面的社會及商業(yè)保險。誠邀有志ic事業(yè)的人才加盟共同發(fā)展!
responsibilities:
1. according to the design specification, be responsible for the verification plan and verification objective definition.
2. test-bench development (modeling, assertions, checkers, monitors, score-board, regressions, coverage), test-case development (sequence, vrad) and integration.
3. work with random verification methodology(vmm, ovm, uvm, erm)
4. work as an independent verification engineers to check the design functionality at soc module level and chip level.
5. work as interface with front-end and back-end engineer to optimize or review the design architecture and implementation.
6. verilog or vhdl coding according to design specification or external/internal ip integration.
7. support the post simulation with gate-level verilog or vhdl net list.
requirements:
1. either bachelor, master or phd in microelectronics, electronic engineering, or related field, 2+ years of verification working experience.
2. experience with verification language (specman/e-language, system-verilog, vera)
3. experience with rtl coding and simulators (modelsim, nc-sim).
4. basic knowledge of script language (perl, tcl, c-language and so on)
5. knowledge about 2g/3g/lte handset baseband architecture, arm, ahb architecture is a plus.
6. knowledge about baseband chip peripheral (usb2.0/usb3.0, ssic, mipi) is a plus.
7. team oriented, love to work in young, international and highly motivated teams.
8. good command of english
